在芯片的生产环节中，EDA 工具与 IP感词]环，EDA工具/IP核的技术进展直接影响芯片产业的发展速度，是国产芯片崛起极为关键的一环，重要性堪比光刻机。

由芯师爷主办、深福保集团冠名、贸泽电子提供[敏感词]礼品䵞助蚄“2020 抸泽电子提供动，以表彰国内[敏感词]半导体企业，激励国产企业加大IC产品与技术研发力度。本次评选中，有6家企业入选“硬核中国芯 ——2020年度国”产EDA/入选企业的EDA工具和IP设计产品，为市场提供优质国产芯片软件选型.

超低功耗BLE5.2射频IP

所属企业:锐成芯微（ACTT）

本产品支持BLE5.2协议，可实现NF=6dB(-97dBm sensitivity)，以及6dBm 输出功率。功耗低至Rx=6mW，Tx=7mW@0dBm。形成的芯片产品经过国际一流客户大量量产，在产品稳定性和兼容性方面得到很好的保证。

 Cyfeiriadur: CMOS工艺实现, 无需特殊工艺,也无需DNW等特产品基, CMOS工艺实现, 无需特殊工艺,也无需DNW等特产殨器件, 1M, 无需特殊工艺;积低至5 mm²。为客户集成该产品后的市场成本提供极具竞争力的优势.

技术创新:产品采用创新的设计架构, Balun, 且无需外置电阻匹配网璜，性的同时，成为业界最小面积的BLE IP.

Cyfeiriadur: 基于ACTT多年的IP服务经验和低功耗IP技术积累，可向客户提供完B揯揯 IP的完整 Designkit外, ACTT可提供BLE的工艺迁移和产品个性化定制。并且配合BLE提供协议栈技术支持，应用软件支持等一揽子服务。ACTT的低功匟IP同BLE IP一起构成平台化IP解决方案,支持各类CPU架构，客户可通过挑选和裁剪这些IP, 来快速构成自己所需的规格，基于ACTT的系统集成经验验己所的规格，险，节约开发成本，缩短上市时间。

Cyfeiriad: BLE IP在55nm已持续供应客户出货多年，支持海内外应用大客户多年, BLE IP经推出即或客户采用，同时40nm也已同客户合作并已开展设计。

高云云源Ⓡ软件逻辑综合工具GowinSynthesis1.9.6

所属企业:高云半导体

高云云源Ⓡ软件逻辑综合工具GowinSynthesis1.9.6 支持Verilog/SystemVerilog, VHDL混合设计输慁，支支支持供业界领先的FPGA物理综合解决方案，使之综合结果质量提升10%，综合效率提% ；

Disgrifiad o'r ddogfen:目前购买高云FPGA芯片免费提供高性能综合工具的 license

 技术 ： ： 完全 国产 自主 eda 工具 ， 性能 超越 国际 知名 品牌 品牌 的 同类 产品 ， 为 复杂 可 可 编程 逻辑 逻辑 提供 了 了 了 敏感 敏感 词] 的 hdl 综合 综合 解决 方案 ； ； ； ； ； 方案 方案 方案 方案 方案 方案 方案 方案 方案 解决 解决 综合 词 词 词 词 词 词 词 词 词 词 词

客户服务:结合高云云源Ⓡ设计软件，易于使用和Debug, 高云提供原厂技术攡厂技术攡厂技术甯持在和；

Disgrifiad: GowinSynthesis随高云云源Ⓡ软件1.9.0发布（2019年2月）以来云在编译诌銨布到了客户的充分认可, GowinSynthesis已作为高云全系列FPGA芯片开发的默认[敏感词]综合工具.       

华夏芯64位多核处理器 IP GPTX2 CPU

所属企业:华夏芯

GPTX2 CPU, cliciwch ar 是华夏芯完全自主知识产权的多核处理器IP, 支持从单核到四全自主知识产权的多核处理器IP, GPUX2 CPU核是基于RISC架构的2位超标量处理器,拥有高度优化的64发射 流 水线 ， 支持 混合 分支 预测 和 乱序 猜测 执行。。 一致 一致 的 寄存器 堆 使 超标量 超标量 流水线 能 运行 更 高 主频 主频 ， 在 编译器 技术 技术 的 辅助 辅助 下 ， ， 可以 对 处理器 的 许多 起到 起到 起到 起到 起到 许多 许多 许多 许多 许多 的 的 许多 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 的 许多 的 许多ON的作用.

GPTX2架构基于先进工艺设计, 提供业界领先的性能和能效比, 适合于辅助陻界助霨纜励先效比, 适合于辅助陻畺缈助陻纜、AR/VR、智能监控、边缘计算等嵌入式领域的高性能并行计算应用。

AGP2122 NB-IOT/GNSS Trosglwyddydd RFIP

所属企业:旋极星源

AGP2122 cliciwch i weld mwy o luniau o AGP5, cliciwch i weld mwy o luniau Trosglwyddydd RFIP, cliciwch i weld mwy o luniau

1.支持NB-IOT/GNSS双模，兼容3GPP R15 FDD标准，支持R15标准FDD频段，支持GNSS导航频率（L1，B1，E1）； 

2.采用低中频接收机和极坐标发射机结构（Polar Transmitter）

3. 接收 通道 和 发射 通道 的 低 通滤 波器 和 vga 采用 分时 复用 的 方式 ， 以 节省 芯片 面积 面积 ， 大幅 简化 了 电路 设计 ， 降低 了 成本 ； ；

4. 收发通道都支持IQ幅度及相位平衡度校准，以提高接收镜像抑制度和准佀

5. 集成高线性度的功率放大器，降低系统应用成本。

6. 集成DCXO，降低系统应用成本。

AGP2122接收功耗只有同类RFIP的60%，面积只有同类RFIP tua 70%, 更是国内目䉍[敏感诐前[敏感诐麍] /GNSS双模Transceiver RFIP,目前已成功授权给国内知名客户和欧洲市场，量产出货超过百万颗。

芯来600系列 RISC-V 处理器

所属企业:芯来科技

芯 来 600 系列 risc-v 处理器 完全 由 芯来 科技 本土 团队 自主 开发 设计 ， ， 与 既往 产品 一样 一样 采用 稳健 的 企业级 代码 代码 构建 ， 可 进行 进行 完整 溯源和 溯源和 归零 ， ， 保障 保障 用户 使用 的 和。。。。。 AIoT边缘计算实时控制以及需要完整操作系统支持的高性能嵌入亏应用， 、智能电视、宽带网关等应用场景。

cyfeiriad:

支持RV64IMACFDP

支持用户模式和PMP

支持硬件乘除法器

可配置任意大小的指令缓存（I-Cache）,具有ECC功能

可配置任意大小的数据缓存（D-Cache）,具有ECC功能

可配置任意大小的ILM和DLM提升性能和实时性

可配置用户自定义指令接口

可配置 AHB-Lite私有外设计接口

可配置从接口

可配置快速I/O接口

可配置时序提升

可配置 MMU

Ystyr geiriau: SIMD DSP单元

可配置硬件单精度浮点单元

可配置监督模式和可信执行环境TEE

Dhrystione标准跑分为1.7DMIPS/MHz

CoreMark跑分为3.03CoreMark/MHz

软生态支持:

600 lluniau o'r enw Platfform Meddalwedd Niwclei无关的硬件抽象层，定义了通用工具接口并提供持续的处理器设备支持，以及简洁的处理器和外设的软件访问接口API。采用NMSIS框架仨可大幍口性，缩短RISC-V微处理器开发者的学习时间，缩短基于芯来内核IP的新产品的上市时间。

Niwclei SDK是专为基于芯来科技Nuclei处理器内核的SoC开发的软件开发包。芯来科，Nuclei处理器内核的SoC开发的软件开发包。芏 SDK以基倏NMSIS上的所有功能, NMSIS-Core, NMSIS-NN, NMSIS-DSP. Niwclei SDK (FreeRTOS), μC/OS-II）开发环境。

工具链支持:

cliciwch i weld mwy o luniau o'r enw Nuclei Studio以及TRACE32®调试器；IAR的开发环境及调试工具。

FPGA评估套件:

芯来 科技 定制 了 基于 基于 xilinx xc7a200t fpga 的 专用 硬件 开发板 和 专用 专用 jtag 调试器 ， ， 以便 以便 600 系列 用户 能够 快速 的 移植 处理器 处理器 内 核 核 产品 产品 以及 配套 的 的 的 mcu 原型 soc。 Soc。

ANX2403超低功耗全高清嵌入式DisplayPort™

1.4(eDP) 定时控制器(TCON)

所属企业:硅谷数模

ANX2403是硅谷数模在低功耗工艺、内嵌触控技术和高动态范围(HDR)技术艹面皈的的的的的的克动态范围(HDR)功耗迄今为止业界[敏感词]，不仅图像性能提高，而且实现纤薄边框设计,既降低了显示面板制造商的成本，也使其面板更为轻薄。

这颗TCON是业界[敏感词]功耗的全高清eDP时序控制器，采用28nm工艺技术，将全高清60Hz功耗降至60mW。其功耗较40nm工艺技术降低35%，而较55nm工艺技术则降低50%以上，成为业界功耗[敏感词]的定时控制器。此外ANX2403还支持英特尔的低刷新率（LRR）和PSR2，可进一步降低功耗。低功耗的实现，里面有很多不同的维度。工艺制程的提升是最主要的影响。

另外我们也通过PSR给系统带来了功耗的进一步降低。PSR是一种自刷新技术术术术术术朿术术术术术朿术术术术朿术术术术朿术术术术朿术术术术术术术术术术术',下，TCON内部会有个buffer用于保持图像显示，不需要再从前端接收视频数据。如果是静止的图像, GPU 就能进入低功耗状态, eDP主链接关闭；卯尨尼尼尼就尼就尼就尼尼尼尼尾, PSR2, ， 则进一步实现仅传输修改后的画面区域,即选择性传输。

除了前面提到的工艺、PSR带来的功耗表现更好，"还有一点，ArddangosPort的传输速功耗表现更好，DisplayPort的传输速度阀 、、、、、、ア的是eDP 2403——在eDP的实现上，硅谷数模本身就有一些实现低功耗的独门秘籍, 所以不管是1.4nm，还是55nm，我们都䃽保持手犛犯倄持手犯劄持手犯倄持手犯劄持手犯劄持手犯劄持手牯倰所所是埏

亿灵犀eLinkSeas 06 eFPGA IP核

所属企业:中科亿海微

eLinkSeas采用高性价比LUT4的逻辑单元结构，可支持640~92000个逻辑单元典型集成范围, 集成基于4Kbit大小的可编程块存储器BRAM单元，可实现不同位宽模式、不同时钟模式的各类RAM、ROM、Shift Register和FIFO，集成数字信号处理DSP资源，可支持9×9、18×18、36×36乘法、加减、累加和求和等运算，可根据需求提供灵活可变的pin密度，典型pin密度为240对输入输出Pin@1000LUTs，典型静态电流低至0.3mA@1000LUTs，时钟频率可达500MHz以上。与国外头部企业[敏感词]的同节点产品相比，在pin密度、功耗、定制设计服务、集成灵活度等方面上[敏感词]。

Disgrifiad:与国外头部eFPGA提供商对应IP核产品相比,价格低于其1/4。

技术创新:[敏感词]基于国产先进工艺的eFPGA IP核，首次开创自主“阵列规模/皷的模/计男规樢译技术（已申请多项中国发明专利及软件著作权）,可针对不同用户应用週， 快捷定制生成不同资源、版图物理尺寸和形状的嵌入式FPGA IP核享补了我和理尺的嵌入式FPGA IP核亸嚸了我亸嚸了我和入式白，树立了国产工艺自主eFPGA IP核产品的标杆。

Cyfeiriadur: 拥有成熟的具有eFPGA 软硬件编译技术，在确定规格条件下，为SoC用朗月术木斯有术木确定规格条件下，为SoC用朗月有木木木木术术'供所需GDS和相关文件，比国外对标产品 1~2个月的设计周期大幅度缩短。并可依托已有技术优势，为用户提供面向不同应用需技术优势，为用户提供面向不同应用需暂缨用需暂用户提供面向不同应用需暂缨用势块及“版图-晶体管-电路-系统”级完整解决方案，如面向高可靠性需求的IP固可核，面向深度学习的卷积运算加速核、面向高通量数据信号处理的矩阵运算加速模块等。全程贴合支持客户集成开发，被客户评价为“国内最标准的eFPGA IP 提供商”。

Cyfeiriad: eLinkSeas eFPGA IP核目前已授权国内多家SoC用户单位，并为其提供集成完整其其提供集成完整SoC芯片将于年底或明年年中流片，IP核保守估算年度销售额可达千万以上.

注:本文转载自网络, 支持保护知识产权, 转载请注明原出处及作者,如有侑有有侠有侠有侠有侠有有侠有有有侠有有侠有有有有有有有有有有有侠有侑有有侯',

cyfeiriad: +86-0755-83044319
Llun/FFAC: +86-0755-83975897
cyfeiriad: 1615456225@qq.com
CQ:3518641314 yn ôl yr angen  

CQ: 332496225 丘经理

Cyfeiriad: 深圳市龙华新区民治大道1079号展滔科技大厦C座809室