Mae marchnad electroneg heddiw yn ei gwneud yn ofynnol i integreiddio swyddogaethau cyflym lluosog ar fyrddau cylched printiedig miniaturized (PCBS) ar fwrdd sengl, gan arwain dylunwyr i osod gwifrau yn agos iawn at ei gilydd i wneud y gorau o becynnu a gofod. Gall yr agosrwydd hwn arwain at gyplu meysydd electromagnetig yn annisgwyl, ffenomen a elwir yn Crosstalk (gweler Ffigur 1).

Ffigur 1: Cynrychiolaeth graffigol o linellau cyfagos ar PCB gyda phroblemau crosstalk posibl.

Er bod pecynnu dwysedd uchel yn anochel, ni ddylid torri rhai rheolau dylunio PCB sy'n ymwneud â gwifrau ar y PCB er mwyn osgoi problemau posibl rhwng crosstalk ac ymyrraeth / cydnawsedd electromagnetig (EMI / EMC).

(Yn yr adrannau canlynol, mae'r ymadrodd "rhwydwaith hanfodol" yn cyfeirio at y llinellau cloc / data cyflym hynny, llinellau synhwyrydd pwysig, ac ati, ar PCB, yn dibynnu ar gymhwysiad y PCB.)

Rheol 1: Rhwydweithiau allweddol ger rhwydweithiau I/O

Mae'n bwysig edrych ar wifrau'r rhwydwaith critigol sy'n gysylltiedig â'r llinellau I / O, oherwydd mae'n hawdd cysylltu sŵn â'r bwrdd trwy'r llinellau I / O hyn sy'n dod i mewn ac allan o'r PCB (gweler Ffigur 2) neu'n cael ei gario i byrddau eraill.

Ffigur 2: Diagram sgematig o senario lle mae'r rhwydwaith critigol a'r rhwydwaith I/O wedi'u gwifrau'n agos at ei gilydd.

Mae gan unrhyw sŵn sy'n mynd i mewn i'r bwrdd trwy'r llinell I / O y potensial i gael ei gysylltu â'r rhwydwaith hanfodol sy'n cario signalau data / cloc pwysig, sydd yn y bôn yn fater imiwnedd PCB (Ffigur 3A). Yn yr un modd, gellir cysylltu unrhyw signalau cyflym a gludir gan y rhwydwaith critigol â'r rhwydwaith I / O a'u trosglwyddo yn y pen draw i'r byd y tu allan ac i fodiwlau eraill yn y system trwy linellau I / O oddi ar y bwrdd. Mewn egwyddor, byddai hyn yn broblem ymbelydredd i'r PCB (Ffigur 3B).

Ffigurau 3A (chwith) a 3B: Problemau EMI/EMC posibl a achosir gan agosrwydd rhwydweithiau critigol ac I/O

Rheol 2: Hyd hybrin critigol agored

Mewn tonfedd fer PCBS cyflym (& GT; 100MHz), mae hyd trydanol unrhyw rwydwaith critigol (gweler ffigur 4a) yn ddigon i'w wneud yn ffynhonnell ymbelydredd effeithiol, yn enwedig pan fydd yn agored i'r haenau uchaf neu waelod. Gellir cysylltu'r ymbelydredd digroeso hwn ag unrhyw gebl cyfagos, hyd yn oed â chebl mewn dyfais sy'n agos at y cebl. Rydym yn argymell claddu'r rhwydwaith critigol rhwng awyrennau solet haen fewnol y PCB, fel y dangosir yn Ffigur 4b. Mae hyn yn helpu i selio'r cae oddi ar y llinell ac osgoi unrhyw gyplu anfwriadol ar ffurf crosstalk neu EMI. Os oes rhaid i'r rhwydweithiau critigol hyn gael eu hamlygu yn yr haen allanol, dylai hyd y rhan agored fod mor fach â phosibl. Mae hyn oherwydd po fyrraf yw hyd y gwifrau agored, y lleiaf o ymbelydredd y maent yn ei allyrru, oherwydd pe baent yn drydanol fach, byddent yn antena aneffeithlon.

Ffigys. 4A (chwith) a B: Diagramau o rwydweithiau critigol agored neu gaeedig rhwng awyrennau

Rheol 3: Paru rhwydwaith gwahaniaeth critigol

Mewn egwyddor, mae parau gwahaniaethol yn trosglwyddo signalau o faint cyfartal ond polaredd cyferbyniol, oherwydd bod yr EMI a gynhyrchir ganddynt yn canslo ei gilydd neu'n ddibwys. Fodd bynnag, mae hyn ond yn gweithio os yw'r llinellau yn y pâr o'r un hyd ac mor agos at ei gilydd ag sy'n gymesur bosibl. Gall torri unrhyw un o'r rhain achosi sŵn modd cyffredin a phroblemau EMI. Mae hyn yn peri pryder mawr, yn enwedig ar gyfer rhwydweithiau gwahaniaethol sy'n cario signalau critigol amledd uchel, oherwydd bod EMI yn cynyddu amledd y signalau a gludir. Mae Ffigur 5 yn dangos sawl enghraifft o weirio'r ffordd gywir/anghywir o barau gwahaniaeth critigol rhwng y pecyn IC a'r pwyntiau ymadael (cysylltwyr) ar y bwrdd cylched.

Ffigur 5: Dychwelyd y llwybr presennol gyda rhaniad yn y plân cyfeirio

Paru rhwydwaith Gwahaniaeth Critigol: Efelychu a pherthynas â gofynion prawf gwirioneddol

Yn yr enghraifft PCB yn Ffigurau 6A a 6b, mae gennym achos syml lle mae parau gwahaniaethol yn cael eu gwifrau ar y PCB mewn dwy ffordd wahanol: cymesur ac anghymesur. Yn y ddau achos, yn SIwave, maent yn cael eu cyffroi ar un pen gan ffynhonnell foltedd gwahaniaethol a'u cysylltu yn y pen arall gan lwyth.

Ffigurau 6A (chwith) a B: Enghreifftiau o barau gwahaniaethol ar gyfer gwifrau ar PCB

Rydym yn cynnal dadansoddiad maes agos yn y ddau achos. Mewn PCBS gyda gwifrau cymesurol pâr gwahaniaethol, mae lefel y cae agos yn is nag yn eu gwifrau anghymesur, fel y dangosir yn Ffigys. 7A a 7b.

Ffigys. 7a (chwith) a B: Cae agos @ 597.45 MHz gyda rhwydweithiau pâr gwahaniaeth cymesur ac anghymesur

Tybiwch ein bod am brofi'r PCB yn unol â rheoliadau EMI / EMC AIS 004 (yn India) neu ofynion allyriadau pelydrol UNECE R10 (yn Ewrop). Mae Ffigur 8 yn dangos dadansoddiad cymharol o'r maes pell efelychiadol ar bellter o 1 m o'r PCB yn yr ystod amledd 30 MHz -- 1 GHz. Sylwch fod achos parau gwahaniaeth anghymesur yn cynyddu'r lefel allyriadau tua 8 i 10 dB a hefyd yn arwain at ddiffyg cydymffurfio â 563.50 MHz ac amleddau uwch.

Ffigur 8: Cymhariaeth o ymbelydredd 1m

Mae efelychiad SIwave ar lefel PCB yn galluogi adnabod problemau EMI o'r fath yn gynnar, a all helpu i wneud y gorau o PCBS cyn iddynt gael eu cynllunio ar gyfer profion corfforol a hyd yn oed efelychiadau lefel uwch.

Ymwadiad: Mae'r erthygl hon yn cael ei hailargraffu o "goedwig electronig", mae'r erthygl hon yn cynrychioli barn bersonol yr awdur yn unig, nid yw'n cynrychioli barn Sakwei a'r diwydiant, dim ond ei atgynhyrchu a'i rannu, cefnogi diogelu hawliau eiddo deallusol, nodwch y ffynhonnell wreiddiol ac awdur, os oes trosedd, cysylltwch â ni i ddileu.